Terasic DE0-Nano Eval Board　
　
 

FPGAのソフトCPUコアを組み込んでみたくなって購入しました。

 

このDE0-Nano Eval Boardは、ALTERAのFPGA Cyclone IV EP4CE22F17C6Nを搭載しています。

 

これとは別にDE0という同じTerasicのEval Boardがあるが、こちらのFPGAはEP3C16F484。

 

LE数はDE0が15,408に対してDE0-Nanoは22,320と1.5倍ほどある。SDRAMもDE0の8MBに対してDE0-Nanoは32MBになっている。

 

いずれもUSB-Blasterがビルトインされており、書き込み器の心配はいらない。

 

DE0は周辺としてSD Card, VGA Int. RS-232C, PS/2, LCD Int.などが搭載されているが、DE-Nanoには無い。これはちょっとさみしいところだが、DE0に比べDE0-Nanoは名刺サイズと小さい。それでもLEDが8個、プッシュSW 2個、スライドスイッチ4個が載っている。

 

特に12bit ADCが8ch, 3-axis Accelerometer(3軸加速度計)が付いている点はDE0と異なる点だ。

 

付属のCD-ROMでQuartus_IIのほか、Megacore IP Library, Nios_II Embeded Design Suite, Modelsim-Altera Starter Editionが提供されているが、バージョンが10なので、カレントの13に比べるとちょっと古い。(ALTERAのホームページから最新をダウンロードしたほうが賢明)

 

このほか、もう一枚のCD-ROMでデータシート、回路図、マニュアル類、サンプル・プロジェクト、Control Panel、System Buider等が提供されている。

 

ボードにはデモプロがインストールされており、PCからUSBケーブルをつないで電源を供給すると、LEDが気持ちよさげにブリンクする。

 

Control Panelを起動すると、すぐにDE0-Nanoとつながり、LED, SW類、AD、メモリー、 3-axis Accelerometerにすぐにアクセスすることができ、簡単なボードのテストになる。

 

System Designerは、画面で選んでおいた構成のQuartus_IIプロジェクトファイルを簡単に作ることができるようになっている。

 

さて、当面はサンプル・プロジェクトを試してみることになるが、いずれはNios_IIを組み込んでソフトCPUコアの組込みを体験したいと思っている。

 

(JF1VRR)